25 同步電驛 / 同步檢測電驛驗證試驗
Synchronizing or Synchronism-Check Relay Verification Test
適用設備：保護及控制設備 / 同步電驛
25 同步電驛 / 同步檢測電驛驗證試驗為 IEEE C37.2-2022 §3.1.25 之 commissioning 試驗。25 具三維容差視窗：ΔV（典型 ± 10% V_R）+ Δφ（± 15°~30°）+ Δf（± 0.1~0.3 Hz）。三維皆在窗內 → close enable；任一超出 → block close。配套 voltage-supervision logic 4 組合（dead-live / live-dead / dead-dead / live-live）。5 階段驗證：3 維邊界 + voltage-supervision + 輸出時序。各邊界精度 ε ≤ ± 5%。
安全資訊 — 中風險
試驗於電驛測試環境隔離狀態下執行，注入儀對 25 試品施加兩側 V_1（線路側）+ V_2（母線側）VT 副邊電壓（典型 100 V 或 110 V）。close enable 輸出接示波器或計時儀，非直連 52 close coil；若 52 close coil 未脫離，誤動作仍可能觸發。
- 絕緣手套
- 安全眼鏡
- 安全帽
- 25 試品已上電且 ΔV / Δφ / Δf 容差視窗 + voltage-supervision logic 設定紀錄完成
- 52 close coil 已脫離試驗迴路（避免實際斷路器動作）
- 注入儀可獨立控制 V_1 / V_2 振幅 / 相位 / 頻率
- 注入儀 V_1 / V_2 之頻率變化 phase-continuous
- 52 close coil 未脫離試驗迴路
- 注入儀無法獨立控制兩側電壓
- 25 試品設定參數未確認
25 同步檢測電驛具**三維容差視窗**：（1）電壓振幅差 ΔV（典型 ± 10% V_R）；（2）相位角差 Δφ（典型 ± 15° ~ ± 30°）；（3）頻率差 Δf（典型 ± 0.1 ~ ± 0.3 Hz）。三維皆在窗內 → close enable；任一超出 → block close。配套 voltage-supervision logic：V_1 dead / V_2 live 等 4 組合（dead-live / live-dead / dead-dead / live-live）依電驛架構。
試驗接線圖
檢測四階段
竣工試驗 (Commissioning)
適用變壓器 / 發電機 / 線路 close 控制竣工驗收必做試驗。
**前置設定**： 1. 25 試品載入 production 設定：ΔV / Δφ / Δf 容差視窗 + voltage-supervision logic。 2. V_R 確認（典型 100 V 或 110 V VT 副邊）。 3. 52 close coil 已脫離試驗迴路。 **階段 1 — ΔV 邊界驗證**： 固定 Δφ = 0°、Δf = 0 Hz。 1. V_1 = V_R, V_2 = V_R（初始相等）。 2. 緩升 V_1 至 V_R + ΔV_set + 10% → 應 block close。 3. 緩降 V_2 至 V_R - ΔV_set - 10% → 應 block close。 4. 細掃 V_1 = V_R + ΔV_set ± 5% 邊界 → 量測 ΔV 邊界角。 5. 精度判定：ε ≤ ± 5%。 **階段 2 — Δφ 邊界驗證**： 固定 ΔV = 0、Δf = 0 Hz。 1. V_1 振幅 = V_2 = V_R，初始相位差 0°。 2. 緩升 V_1 相位 0° → ± Δφ_set + 5°。 3. 細掃邊界 Δφ_set ± 2° → 量測 Δφ 邊界角。 4. 精度判定：ε ≤ ± 5%。 **階段 3 — Δf 邊界驗證**（synchronism-check 用 lower limit / synchronizing 用 wider）： 固定 ΔV = 0、Δφ ramp through 0°（兩側頻率不同產生 slip）。 1. V_1 = V_R @ 50 Hz, V_2 = V_R @ 50 Hz + Δf_set + 0.1 Hz → 應 block close。 2. 緩降 Δf 至 Δf_set ± 0.05 Hz → 量測邊界。 3. 精度判定：ε ≤ ± 5%。 **階段 4 — voltage-supervision logic 驗證**： 4 組合分別測試（依電驛架構選擇）： 1. **dead-live**（V_1 dead, V_2 live）：通常 enable（dead bus 進入 live bus）。 2. **live-dead**（V_1 live, V_2 dead）：通常 enable（live source 進入 dead bus）。 3. **dead-dead**（兩側皆 dead）：通常 enable（黑啟動）。 4. **live-live**（兩側皆 live）：執行 3 維容差檢查。 Dead 之 threshold 典型 < 10% V_R（V_1 / V_2 < 10 V）。 **階段 5 — close enable 輸出時序量測**： 1. 同步條件滿足時 close enable 輸出時序紀錄。 2. 條件失效時 block close 切換時序。 3. 典型輸出延遲 < 50 ms。
- 25 為 3 維容差視窗：ΔV / Δφ / Δf
- 三維皆在窗內 → enable；任一超出 → block
- synchronism-check 容差較寬；synchronizing 較嚴
- voltage-supervision logic 4 組合（dead-live / live-dead / dead-dead / live-live）
- close enable 輸出延遲 < 50 ms
- 與 79（自動重合）配合：reclose 前同步檢測
執行頻率：竣工驗收一次 + 大修返廠
來源：IEEE C37.2 (2022), Clause 3.1.25
維護試驗 (Maintenance)
適用周期性維護驗證 25 設定未漂移。
簡化版：僅執行階段 1 / 2 / 3（容差視窗 3 維邊界）。比對歷次量測，任一邊界漂移 > ± 5% 即提示電驛內部老化。
執行頻率：依公司維護策略，建議每 3～5 年配合保護電驛大修一次
來源：IEEE C37.2 (2022), Clause 3.1.25
試驗設備
- 雙路同步電壓注入儀 — V_1 / V_2 兩路獨立輸出 0~120 V VT 副邊，振幅 / 相位 / 頻率獨立可控，phase-continuous 頻率變化
- 25 試品（被測物） — 同步檢測 / 同步電驛（IEEE C37.2 25 適用機型）
- Trip / close enable 監測 / 示波器 — 記錄 close enable 輸出時序，解析度 ≤ 1 ms
相關名詞
發現內容問題？點此回報
標準改版、翻譯錯誤、條款編號不對、缺少資訊都歡迎回報，我們會儘快修正。
發現內容問題？點此回報
標準改版、翻譯錯誤、條款編號不對、缺少資訊都歡迎回報，我們會儘快修正。